Comprendre le protocole de bus I2C : Un guide complet

La vidéo traite du fonctionnement du bus I2C. Elle couvre l'architecture générale du bus I2C, comment les composants électroniques l'utilisent pour échanger des données, et une revue des aspects physiques du bus tels que les connexions et les signaux électriques.

Le bus I2C peut également être appelé 'I-squared-C' ou 'I-two-C'. Certains fabricants de composants électroniques utilisent le nom 'TWT' pour I2C en anglais, tandis qu'en français, il est connu sous le nom de 'TWT Abdule'. Atmel, un fabricant de composants électroniques, utilise le bus 'TWI' au lieu de I2C.

Le bus I2C est un bus de communication qui permet à plusieurs composants électroniques d'échanger des données. Les composants doivent respecter la spécification du bus en termes de connexions physiques, de connexions électriques et de protocole pour utiliser ce bus de manière efficace.

En théorie, plusieurs composants peuvent être connectés au bus I2C, mais il existe des limitations dues à la dégradation du signal causée par chaque composant ajouté et aux adresses disponibles. Le bus I2C ne peut contenir qu'une seule information à la fois.

Les composants sur le bus I2C ont des rôles spécifiques en tant que maîtres ou esclaves. Un maître peut contrôler le bus pour envoyer des demandes aux esclaves, tandis qu'un esclave ne peut répondre qu'aux demandes. Les esclaves génèrent généralement des informations telles que des capteurs de température, tandis que les maîtres, généralement des microcontrôleurs, traitent et envoient des données aux esclaves.

Lors de l'utilisation du bus I2C, chaque composant a une adresse unique de 7 bits pour communiquer avec les maîtres. Cette adresse permet aux maîtres de spécifier avec quel esclave ils veulent communiquer. Il peut y avoir plusieurs esclaves et maîtres sur le bus I2C.

Les adresses esclaves I2C sont généralement attribuées par le fabricant du composant, permettant le choix entre deux ou quatre adresses différentes en connectant certains broches à 5 volts ou à la masse.

Pour communiquer sur le bus I2C, les maîtres doivent utiliser des requêtes spécifiques avec une structure définie, soit une requête d'écriture pour envoyer des données à un esclave, soit une requête de lecture pour recevoir des données d'un esclave.

Une demande d'écriture commence par un signal de 'début', suivi par le maître indiquant l'adresse de l'esclave et le type de demande (0 pour écrire). L'esclave confirme sa présence en envoyant un signal d'acquittement.

Une demande de lecture commence de manière similaire avec le maître envoyant l'adresse de l'esclave et le type de demande (1 pour la lecture). L'esclave accuse réception, puis envoie des données au maître, qui accuse réception de chaque donnée de 8 bits reçue.

Dans la transmission de données séquentielle, le maître envoie plusieurs données de 8 bits à l'esclave, chaque donnée étant acquittée. Le maître conclut la transmission en envoyant un signal 'stop'.

Le processus d'envoi de demandes d'écriture ou de lecture à un esclave I2C implique d'initier avec un signal de 'démarrage', de spécifier l'adresse de l'esclave, d'indiquer le type de demande (0 pour écrire, 1 pour lire), de recevoir un accusé de réception, de transmettre des données, et de conclure avec un signal de 'fin'.

Dans le protocole I2C, un maître peut contrôler le bus en envoyant des requêtes. Si le maître souhaite recevoir plus de données, il acquiesce ; sinon, il envoie un signal d'arrêt. Le protocole permet au maître de maintenir le contrôle du bus entre les requêtes, empêchant la perte du bus en ne terminant pas la première requête par un signal d'arrêt.

La spécification I2C détaille l'échange de données entre un maître et un esclave mais ne spécifie pas les données réelles à échanger. Chaque composant électronique agissant en tant qu'esclave sur le bus fournit des instructions sur la manière dont le maître doit interagir avec lui. Bien qu'il n'y ait pas de normes définies, la plupart des composants sur le bus I2C fonctionnent de manière similaire.

Typiquement, un esclave sur le bus I2C a plusieurs registres qui peuvent être lus ou modifiés via le bus. Chaque registre est identifié par un numéro unique de 8 bits et contient 8 bits de données. Par exemple, un composant avec des capteurs de température, d'humidité et de lumière peut avoir des registres pour la configuration et le stockage des valeurs des capteurs.

Pour changer la valeur d'un registre, le maître doit envoyer une demande d'écriture avec le numéro du registre à modifier et la nouvelle valeur. Par exemple, pour définir une valeur dans le registre 1 à 71, le maître envoie l'adresse de l'esclave suivie du numéro du registre et de la nouvelle valeur dans deux paquets de données.

Pour lire une valeur de registre, le maître combine une demande d'écriture avec le numéro de registre et une demande de lecture pour récupérer la valeur. Sans la demande d'écriture initiale, l'esclave ne peut pas déterminer quelles données envoyer pendant la demande de lecture.

Le bus I2C fonctionne avec deux connexions électriques : la ligne de données série (SDA) pour transmettre des données et la ligne d'horloge série (SCL) pour synchroniser les changements de données. SDA transmet des données entre les composants, tandis que SCL synchronise les changements de données. Chaque ligne peut être à un niveau bas, généralement zéro volt.

En configuration de bus SDSL, le niveau de tension par défaut est réglé à 5 volts ou 3 volts pour la troisième ligne. Les composants connectés au bus peuvent changer l'état des lignes en utilisant des transistors, chaque ligne ayant un transistor. Cette configuration permet aux composants de connecter ou de déconnecter une ligne à 5 volts, la forçant à un état haut ou bas.

Lorsqu'un appareil souhaite envoyer une demande via le bus I2C, il doit d'abord générer le signal de démarrage. Ce signal ne peut être généré que lorsque le bus est inactif. Le maître génère le signal de démarrage en faisant passer la ligne de données (SDA) de haut en bas tout en maintenant la ligne d'horloge (SCL) haute.

La transmission de données sur le bus I2C implique deux phases. Dans la première phase, le maître fait passer la ligne d'horloge de haut en bas et la maintient pendant une durée spécifique. Pendant ce temps, l'expéditeur décide de l'état de la ligne de données (SDA) en fonction de s'il veut transmettre un 0 ou un 1. La deuxième phase implique de faire passer la ligne d'horloge de bas en haut, pendant laquelle le récepteur lit les données sur la ligne SDA.

La durée de maintien de l'état de la ligne de données (SDA) dépend de la vitesse du bus. Des vitesses de bus plus élevées entraînent des durées de maintien d'état plus courtes. Tous les composants sur le bus I2C doivent être capables de changer l'état de SDA pendant la première phase et de lire l'état pendant la deuxième phase.

Après avoir reçu un accusé de réception, s'il s'agit d'une demande d'écriture, le maître envoie les 8 premiers bits de données à l'esclave. L'esclave acquitte ensuite les données. Le maître peut terminer la demande en générant un signal d'arrêt, simulant l'envoi d'un 1 sur le bus et libérant la ligne de données.

La violation du protocole du bus s'est produite lorsque le maître a envoyé un signal d'arrêt au lieu de transmettre un signal 1-0. Cette action a provoqué la transition du bus d'un état occupé à un état inactif, contrairement à la règle selon laquelle SD ne doit pas changer d'état lorsque SCL et TAL sont élevés.

Après avoir adressé et reconnu le type de demande, si c'est une demande de lecture, l'esclave envoie 8 bits de données au maître. Le maître acquiesce ensuite en envoyant un 0 s'il veut plus de données ou un 1 suivi d'un signal d'arrêt pour mettre fin à la demande.

Le signal de redémarrage est généré par le maître pour remplacer le signal de démarrage lorsque la demande précédente n'a pas été terminée par un signal d'arrêt. Ce signal est produit lorsque SCL passe à bas après avoir été haut, indiquant un redémarrage du processus de communication.

Le signal de départ est initié par le maître lorsque le bus est inactif. Il implique la transition de la ligne SD de haut en bas tout en maintenant SCL haut, signalant le début d'un nouveau cycle de communication.

La transmission des données se déroule en deux phases. La première phase implique que le maître maintienne le bus et la ligne SD à un niveau élevé pendant un certain temps, suivie de la deuxième phase où le maître fait passer SD à un niveau bas et maintient cet état pendant une durée spécifique.

Le signal d'arrêt est généré par le maître pour libérer le bus à la fin d'une demande. Cela implique l'envoi d'un zéro tout en passant de SD de bas en haut, indiquant l'achèvement du cycle de communication.

En conclusion, la vidéo a discuté des subtilités des protocoles de communication de bus. Les téléspectateurs sont encouragés à partager leurs pensées dans les commentaires, à aimer la vidéo et à s'abonner pour plus de contenu.